封裝

　　運算放大器通常采用不同的封裝形式。所選的封裝會影響放大器的高頻性能。主要的影響包括寄生效應(yīng)(前面提到的)和信號路徑。這里我們集中討論放大器的路徑輸入、輸出和電源。

　　圖9示出了采用SOIC封裝(a)和SOT-23封裝(b)的運算放大器之間的布線區(qū)別。每種封裝都有它自身的一些問題。重點看(a)，仔細觀察反饋路徑就 發(fā)現(xiàn)有多種方法連接反饋。最重要的是保證印制線長度最短。反饋路徑中的寄生電感會引起振鈴和過沖。在圖9(a)和9(b)中，環(huán)繞放大器連接反饋路徑。圖 9(c)示出了另外一種方法——在SOIC封裝下面連接反饋路徑——這樣就減小了反饋路徑的長度。每種方法都有細微的差別。第一種方法會導(dǎo)致印制線過長，會增大串聯(lián)電感。第二種方法采用了通孔，會引起寄生電容和寄生電感。在給PCB設(shè)計布線時必須要考慮這些寄生效應(yīng)的影響及其隱含的問題。SOT-23布線差幾 乎是最理想的：反饋印制線長度最短，而且很少利用通孔；負載和旁路電容從很短的路徑返回到相同的地線連接；正電源端的電容(圖9(b)中未示出)直接放在 在PCB的背面的負電源電容的下面。

　　

圖9. 同一運算放大器電路的布線區(qū)別。(a)SOIC封裝，(b)SOT-23封裝，(c)在PCB下面采用RF的SOIC封裝。

 

　　低失真放大器的引腳排列：ADI公司提供的一些運算放大器(例如AD80451)采用了一種新的低失真引腳排列，有助于消除上面提及的兩個問題；而且它還提高了其它兩個重要方面的性能。LFCSP的低失真引腳排列，如圖10所示，將傳統(tǒng)運算放大器的引腳排列按著逆時針方向移動一個引腳并且增加了一個輸出引腳作為專用的反饋引腳。

　　

圖10. 采用低失真引腳排列的運算放大器

 

　　低失真引腳排列允許輸出引腳(專用反饋引腳)和反相輸入引腳之間可以靠近連接，如圖11所示。這樣極大地簡化和改善了布線。

　　

圖11. AD8045低失真運算放大器的PCB設(shè)計布線

 

　　這種引腳排列還有一個好處就是降低了二次諧波失真。傳統(tǒng)運算放大器的引腳配置中引起二次諧波失真的一個原因是同相輸入和負電源引腳之間的耦合作用。 LFCSP封裝的低失真引腳排列消除了這種耦合所以極大地降低了二次諧波失真；在有些情況下最多可降低14 dB。圖12示出了AD80992采用SOIC封裝和LFCSP封裝失真性能的差別。

　　這種封裝還有一個好處——功耗低。LFCSP封裝有一個裸露的焊盤，它降低了封裝的熱阻，從而能改善θJA值約40%。因為降低了熱阻，所以降低了器件的工作溫度，也就相當于提高可靠性。

　　

圖12 . AD8099不同封裝失真性能對比——相同的運算放大器采用SOIC和LFCSP封裝

 

　　目前，ADI公司提供采用新的低失真引腳排列三種高速運算放大器：AD8045，AD8099和AD80003。

 

        布線和屏蔽

　　PCB上存在各種各樣的模擬和數(shù)字信號，包括從高到低的電壓或電流，從DC到GHz頻率范圍。保證這些信號不相互干擾是非常困難的。

　　回顧前面“誰都別信”部分的建議，最關(guān)鍵的是預(yù)先思考并且為了如何處理PCB上的信號制定出一個計劃。重要的是注意哪些信號是敏感信號并且確定必須采取何種措施來保證信號的完整性。接地平面為電信號提供一個公共參考點，也可以用于屏蔽。如果需要進行信號隔離，首先應(yīng)該在信號印制線之間留出物理距離。下面是一 些值得借鑒的實踐經(jīng)驗：

　　減小同一PCB中長并聯(lián)線的長度和信號印制線間的接近程度可以降低電感耦合。

　　減小相鄰層的長印制線長度可以防止電容耦合。

　　需要高隔離度的信號印制線應(yīng)該走不同的層而且——如果它們無完全隔離的話——應(yīng)該走正交印制線，而且將接地平面置于它們之間。正交布線可以將電容耦合減至最小，而且地線會形成一種電屏蔽。在構(gòu)成控制阻抗印制線時可以采用這種方法。

　　高頻(RF)信號通常在控制阻抗印制線上流動。就是說，該印制線保持一種特征阻抗，例如50Ω(RF應(yīng)用中的典型值)。兩種最常見的控制阻抗印制線，微帶線4和帶狀線5都可以達到類似的效果，但是實現(xiàn)的方法不同。

　　微帶控制阻抗印制線，如圖13所示，可以用在PCB的任意一面;它直接采用其下面的接地平面作為其參考平面。

　　

圖13. 微帶傳輸線。

 

公式(6)可以用于計算一塊FR4板的特征阻抗。

 

　　H表示從接地平面到信號印制線之間的距離，W表示印制線寬度，T表示印制線厚度;全部尺寸均以密耳(mils)(10-3英寸)為單位。εr表示PCB材料的介電常數(shù)。

　　帶狀控制阻抗印制線(參見圖14)采用了兩層接地平面，信號印制線夾在其中。這種方法使用了較多的印制線，需要的PCB層數(shù)更多，對電介質(zhì)厚度變化敏感，而且成本更高——所以通常只用于要求嚴格的應(yīng)用中。

　　

圖14. 帶狀控制阻抗印制線。

 

　　用于帶狀線的特征阻抗計算公式如公式(7)所示。

　　

 

　　保護環(huán)，或者說“隔離環(huán)”，是運算放大器常用的另一種屏蔽方法，它用于防止寄生電流進入敏感結(jié)點。其基本原理很簡單——用一條保護導(dǎo)線將敏感結(jié)點完全包圍起來，導(dǎo)線保持或者迫使它保持(低阻抗)與敏感結(jié)點相同的電勢，因此使吸收的寄生電流遠離了敏感結(jié)點。圖15(a)示出了用于運算放大器反相配置和同相配置中的保護環(huán)的原理圖。圖15(b)示出用于SOT-23-5封裝中兩種保護環(huán)的典型布線方法。

　　

圖15. 保護環(huán)。(a)反相和同相工作。(b)SOT-23-5封裝。

 

　　結(jié)論

　　高水平的PCB設(shè)計布線對成功的運算放大器電路設(shè)計是很重要的，尤其是對高速電路。一個好原理圖是好的布線的基礎(chǔ);電路設(shè)計工程師和布線設(shè)計工程師之間的緊密配合是根本，尤其是關(guān)于器件和接線的位置問題。需要考慮的問題包括旁路電源，減小寄生效應(yīng)，采用接地平面，運算放大器封裝的影響，以及布線和屏蔽的方法。