在說明差分對PCB設(shè)計(jì)布線重要性之前，首先來看下教材中列出影響傳輸線阻抗因素：走線線寬、線長、線厚、側(cè)壁形狀、阻焊層覆蓋范圍和傳輸線介質(zhì)是明顯的影響因素。而介電常數(shù)和介質(zhì)厚度也會影響傳輸線阻抗精度，具體計(jì)算公式請參考信號完整性分析相關(guān)書籍。知道這些影響因素，可以幫助我們設(shè)計(jì)出好的走線，特別是在需要明確走線阻抗的時候，通過相關(guān)的軟件來調(diào)整走線寬度和厚度等都可以完成固定阻抗的走線。

 

　　差分對，之所以是叫差分對，是因?yàn)樗厦鎮(zhèn)魉偷男盘柕扔趦蓚€互補(bǔ)并且彼此互為參考的信號之間的差值,因此可以極大地降低外部對其的干擾。差分對的PCB設(shè)計(jì)布線方式應(yīng)該要適當(dāng)?shù)目拷移叫小Ｋ^適當(dāng)?shù)目拷且驗(yàn)檫@間距會影響到差分阻抗(differential impedance)的值,此值是設(shè)計(jì)差分對的重要參數(shù)。需要平行走線。在電路設(shè)計(jì)中，如果所有的信號線都采用單端線，做好了阻抗設(shè)計(jì)，一般情況下系統(tǒng)是可以正常工作的，一旦信號線兩端的地電位不同，甚至差距比較大，則會引起系統(tǒng)不能正常工作，而采用差分對PCB設(shè)計(jì)布線或者走線是一種有效的解決方法。因?yàn)椴罘志€具有等長，等阻抗，經(jīng)過近似相同的環(huán)境，這在穩(wěn)定信號上有著先天的優(yōu)勢。

 

　　在原理圖設(shè)計(jì)中，差分信號通常以“_N”和“_P”作為后輟進(jìn)行標(biāo)記，差分線可以有效解決信號源和負(fù)載之間沒有良好的參考地連，可抑制電子產(chǎn)品的干擾和減小信號線對外產(chǎn)生的電磁干擾(EMI)。

　　那么，為什么差分線能有效的消除噪聲呢?首先我們看下在布差分線時的常規(guī)要求：差分線在設(shè)計(jì)時要保證兩條線的長度相等，通常在5%之內(nèi)。兩條差分線之間有3w的距離和差分線周圍包地都是很好的設(shè)計(jì)經(jīng)驗(yàn)。這樣，一方面，差分線的兩條信號線產(chǎn)生的磁場相互抵消，以此降低EMI;另一方面，差分對信號線假如同時引入外部噪聲干擾信號，因?yàn)槿∑洳罘纸Y(jié)果，這樣可以很好的消去噪聲，這與經(jīng)典的三運(yùn)放放大器有著異曲同工之妙。

 

　　在繪制PCB差分對的走線時，盡量在同一層進(jìn)行PCB設(shè)計(jì)布線，差分對走線換層會由于增加了過孔，會引入阻抗的不連續(xù)。其次，若換層還會使回路電流沒有一個好的低阻抗回路，會存在RF回路，若差分對較長，那么共模的RF能量就會產(chǎn)生影響了。還有一個原因是差分對在不同板層之間有不同的信號傳輸速度，在信號完整性分析相關(guān)資料中都能看到信號在微帶線上傳輸比帶狀線快，這也會引起一定的時間延時。在連接方面，還要注意差分對的連接問題，如果負(fù)載不是直接負(fù)載而是有容性負(fù)載，那么可能會引入EMI。在電路設(shè)計(jì)方面也需要注意終端的阻抗匹配，防止發(fā)送反射而引入EMI問題。

 

　　關(guān)于終端阻抗匹配，差分信號傳輸我們通常采用差模模式，還有一種傳輸模式是共模模式。其終端電阻配對參考設(shè)計(jì)如下所示：

 

　　匹配電阻的大小通常用阻抗分析儀進(jìn)行測量和標(biāo)定。

　　對于我們常用的差模終端匹配電阻，通常選用50歐姆或者100歐姆進(jìn)行，實(shí)際中也需要進(jìn)一步的匹配。由于差模模式傳輸?shù)男盘柺窍嗷ラg的參考而與地?zé)o關(guān)，因此沒有了共模的RF能量。也可以在設(shè)計(jì)初定為共模差模模式，在后期調(diào)試過程中采用不同的模式進(jìn)行比較，這也不失為一種好方法。